历史匿名回执 ·
课程内容： ▪ VLSI数字信号处理系统介绍与迭代边界 ▪ 数字基带调制与解调 ▪ 流水线与并行处理 ▪ 重定时 ▪ 展开 ▪ 折叠 ▪ 脉动阵列 ▪ 带通调制与解调 ▪ 信道编码与解码 ▪ 多天线系统 前半段是VLSI祖传优化秘籍大放送，后半段直接拐进通信算法改造车间。（微电子出身、通信零基础的同学可能听着有点像天书，但还不至于当场裂开） 三个 Lab 分别是： - 造一个 FIR 滤波器的硬件（Verilog 实现+仿真验证一条龙） - 造一个 FFT 模块（硬件实现？不存在的） - [大作业]造一个循环码的编解码器（Verilog 实现+仿真验证一条龙） 往年都有考试，今年取消了，这波必须点赞，至于下个学期续不续费，天知道。 上课自由度： 一般，贺老师嘴上说不喜欢签到，身体却很诚实地总要点名回答问题。 考核标准： 1、平时作业（20%） 2、Project (80%) ▪ 1）滤波器设计(25%) ▪ 2）系统仿真（20%） ▪ 3）综合实验(35%) 授课质量： 就课程内容来说，个人感觉理论讲解部分比 CA（隔壁景老师讲的处理器）更难啃，因为全是些抽象到能飘起来的概念，不过贺老师[上海市青教赛一等奖](https://news.sjtu.edu.cn/ztzl_jdms/20191030/114249.html)的水平确实不是吹的，PPT质量尤其高（很多图都是贺老师自己画的，简洁美观，令人印象深刻），讲得非常清晰（至少我看懂了，虽然提问的时候一半同学还是一头雾水）。 *** 最后是省流： - VLSI 和 处理器 是微电子专业数字方向质量最高，能学到东西最多的两门课 - 如果你对通信感兴趣，请选择 VLSI - 如果你对 Verilog 不太熟悉，请选择 VLSI - 如果你不喜欢理论分析，喜欢抄起 Vivado 就写个一百行 Verilog 的，请不要选择 VLSI （我是3+3+2，两门都选了）