数字集成电路设计课程设计

课程内容：写CNN的前端代码，逻辑综合，后端物理实现——全能大礼包，买一送三 上课自由度： 考核标准：天晓得，薛定谔的给分标准 授课质量：授你老母的课了，说是上课不如说是上刑

课程内容： CNN加速器 上课自由度： 每周定点去坐牢写代码，一般结课完了手头还有一堆事情没收拾完 考核标准： 纯看完就看答辩加报告，别的都不好使 授课质量： 基本谈不上授课，全程是奔着造火箭去的，答辩的时候没怎么刁难人，尽量保证完成度就行，但组队一定要找熟人，碰上伪人队友就只能自己受着了，真敢什么都不干的。

课程内容： 无，空得像我打开选课系统时的大脑 上课自由度： 略，略到仿佛这四个字本身就该打码 考核标准： 。。。，三个句号，胜过三千字血泪，自己品 授课质量： ***，星号糊脸，懂的都懂，不懂的也别问了 前人之述备矣，我除了点头还能干嘛

### I. 课程内容 给你发一个三层 CNN 网络的硬件加速器设计，两人一组，任务清单长得像藏宝图，全给我走完： - 架构设计 - RTL 实现 - 仿真验证，助教好心撒了点测试用例和参考输出 - 逻辑综合 - 物理设计（floorplan + placement + cts + routing） ### II. 上课自由度 本学期有三次随机签到。随机，随机，你以为你是抽卡游戏吗。 ### III. 授课质量 本课程只有**两种授课模式**，两把梭哈： 1. **念 PPT**：讲逻辑综合，就把 Design Compiler 的用户手册从第一页念到最后一页，各种命令哗啦啦往你脸上糊，完全听不懂；讲后端物理设计，就把 IC Compiler 的手册原样再摊一遍，继续各种命令，继续完全听不懂；这些 PPT 基本都是一两百页，一念就是一两节课。我在下面就开始原地化缘，瞌睡来了撞都撞不醒，完全听不进去，完全不会，一开始就不知道这些命令在造什么孽。强迫自己打起精神听个十分钟，自动进入睡眠模式，头痛得像有人在脑壳里敲钉。这些玩意儿不是一两节课能全盘吸收的，我看它一小时都费劲想活一分钟。 2. **小组自行讨论**：你自己找队友磨进度，改代码，相当于自求多福。 --- 除了上面那块授课质量，槽点还有一箩筐: 1. **课程给的参考和帮助少得离奇**，脚本和运行流程**基本全靠 AI 兜底**。做逻辑综合时勉强算有人权，助教讲过一次怎么改脚本、怎么扔服务器上跑。可一到大家更不熟的物理设计，啪，摔下来一个虚拟机，下载解压搞半天，然后轻描淡写介绍两句怎么用，人就没了，物理设计的脚本在哪、怎么改，闭麦，全靠自己四处打问，不问就永远跟你没关系。 2. 物理设计那个虚拟机**整整 100GB**，实测跑完还得再长 30GB 左右，物理设计一跑四五个小时，说是可以分阶段跑，可它一转起来电脑内存直接 90% ↑，期间你想干别的？对不起，你已被这台机器摁在座位上登基。 3. 最后答辩和报告需要的**结果分析，零指导**，IR drop、congestion、Design violations 怎么抓，全没说明（当然也有可能是在我们处于**睡眠模式**的那两节课上讲掉的），AI 一帮忙方法确实不难搞，但这感觉就是花两小时吃最后那口更难受的冷饭，体验感糟糕到飞起。 4. 两人一组的大作业，合作紧密到像连体婴儿，**最终实验报告要求两位同学独立完成**。 5. 本门课只在期末答辩时收：源代码、脚本、报告和答辩 PPT，等于**交作业的机会就这一发子弹**，也就是说最终给分**基本全押在你答辩质量和 PPT 质量上**，也就是**这些东西以及答辩的权重高到离谱**，也就是**答辩当场掉线或者报告写成心电图，这门课的成绩直接寄**。 还有，闯进去先别想上面那些，**第一关**，**就是**把三层 CNN 用 RTL 实现，还得踩满对应的**性能指标**，过掉**仿真测试**，光这一关就够**耗掉几周阳寿**，而且还得知乎 AI 上供着才做到。 --- 课程开在前八周，每周两次课。**差不多到第八九周准备答辩的时候人已经麻透了，尤其是一遍遍砸四五个小时去跑物理设计，时序再次不收敛的那个瞬间，心如死灰之木，天天提心吊胆 —— 要不是我对 virtuoso 和模拟电路闻风丧胆，我这辈子也不想再选这门课**。物理设计最后大概跑了七八遍，才以我到现在都没搞懂的方式诡异收敛下去收了尾。 最后的感觉就是：课上完了，但啥都不会：不会 Design Compiler 的命令、不会那个国产 EDA 工具的命令、不会 IC Compiler 的命令、不知道物理设计出了问题时怎么修。毕竟**做前端设计就吃掉了这门课的大半条命**，最后一周才扑去做物理设计，时间根本不够，感觉真想学会点东西，来得花上上百倍时间往里扔。 这门课压强巨大，战线拉得极长，学分只有两学分，但**工作量丝毫不逊于四学分，实际课程完成时间是总课时的 1.5 倍以上**。本人选了“专业选修课模块一”里的四门，实测前半学期的压力地图： 数字集成电路设计 > VLSI 数字通信原理与设计 + 通用图形处理器架构与系统 + 设计自动化引论 个人感受就是数集课设的难度直接把 VLSI/Processor/EDA/SoC 四门里任何一个 Lab 按在地上摩擦，但不那么反抗的那种。可惜真正捡到的知识，反而没 VLSI/Processor 多。 最后附上我们的实现：https://github.com/SmlCoke/2026-MST3314-SonicBolt.git

呵。